PATENT ABSTRACTS OF JAPAN

(11)Publication numb r:

04-199574

(43)Dat of publication of application: 20.07.1992

(51)Int.CI.

H01L 27/12

H01L 21/76 H01L 29/784

(21)Application number: 02-335342

(22)Date of filing:

28.11.1990


(71)Applicant: MITSUBISHI ELECTRIC CORP

(72)Inventor: YAMANO TAKESHI **IKEDA MIKIO**

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To provide a MOS transistor with normal characteristics by forming an isolation gate electrode in an insulating film under a semiconductor layer, and using the isolation gate for an isolation MOS transistor that isolates ordinary MOS transistors when it is cut off. CONSTITUTION: An isolation MOS transistor is formed to surround an ordinary MOS transistor under a semiconductor layer 3. The isolation MOS transistor includes a gate 10, source/drain regions 5 and 4 of the ordinary MOS transistor. and a region outside the gate 10. When the isolation MOS transistor is cut off, the depletion layer spreads to the upper part of the channel region 6. As a result, the ordinary MOS transistor surrounded by the gate 10 of the isolation MOS transistor is separated from the outside. This eliminates the need for the removal of the semiconductor layer 3 to prevent the formation of a parasitic MOS transistor, so that a MOS transistor with normal characteristics can be obtained.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the xaminer's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Pat nt Office

19 日本国特許庁(JP)

⑩ 特許出願公開

@ 公 開 特 許 公 報 (A) 平4-199574

5Int.Cl. 5 H 01 L 27/12

識別記号 庁内簽理番号

43公開 平成4年(1992)7月20日

1 01 L 27/12 21/76 F 7514-4M D 9169-4M S 9169-4M

29/784

9056-4M H 01 L 29/78

311 X

審査請求 未請求 請求項の数 1 (全3頁)

◎発明の名称 半導体装置

②特 顯 平2-335342

❷出 願 平2(1990)11月28日

@発明者 山野

剛 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

@発明者 池田 三喜男

兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社エル・

エス・アイ研究所内

加出 顯 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

四代 理 人 弁理士 大岩 增雄 外2名

明細一管

1. 発明の名称

半邳体装置

2. 特許頻求の範囲

半羽体装板上に絶線膜、半辺体的を形成して作成したSOJデバイスにおいて、デバイス間の分位方法として、絶線限に形成した分位デートを、半辺体的上に形成したMOS型トランジスタのリース・ドレイン領域等の拡強領域から構成されるMOS型トランジスタのカットオフを利用したことを特徴とする半辺体設置

3. 発明の詳細な説明

(産 衆 上 の 利 用 分 野)

本発明は、半導体基板上に絶想限、半導体圏を 形成して作成するSOIデバイスに関するもので ある。

〔従来の技術〕

第2図(a)(b)は従来のSOIデバイスの 形成工程を示す断面図、(c)図は(b)図の上 面図、(d)図は(c)のA-A線における断面

図を示す。

図において、(1) は半 3 体 基 板、(2) は 絶 縁 膜、(3) は 半 3 体 個、(4) は ドレイン 領 城、(5) は リース 領 域、(6) は チャネル 領 域、(7) は ゲート 絶 縁 膜、(8) は デート、(9) (91) は 寄生 MOSトランジスクのチャネル 領 域を示す。

次に製造工程について説明する。

初めに第2図のように、半羽体芸板(1)上に絶縁 膜(2)、半羽体間(3)を形成する。次に第3図(b) のように、奈子分離として半弱体層(3)をMOS型 トランジスタとなる領域を残して除去した後、ゲート絶線膜(7)、ゲート(8)及びリース(5)、ドレイン (4)の各領域を形成する。

第3図(c)は第3図(b)を上面から見た図で、第3図(c)のA-A線における断面を示したものが第2図(d)でゲート(8)と半事体層(3)を除去した面に寄生MOSトランジスタのチャネル部(9)(91)が形成される。

(発明が解決しようとする課題)

従来のSOIデバイスは、以上のように構成され

ていたので、半導体間のエッジに形成される寄生MOS⁶トランジスタが、本来の得ようっているMOSトランジスタと並列に接続されたことになり、その特性が劣化するなどの問題点が生じた。

本発明は上記のような問題点を除去するためになされたもので、寄生MOSトランジスタの形成をなくして、正常なトランジスタ特性を持つMOS型トランジスタを得ることを目的とする。

(課題を解決するための手段)

本発明に係るSOIデバイスは、半球体后を除去することなしにMOS型トランジスタを形成したものである。

(作用)

本発明におけるSOIデバイスは、半導体暦下部の絶線腺に分離ゲート電極を設置し、このゲートで促成される分解MOSトランジスタをカットオフして素子間を分解することにより、半導体層の除去が不要となるため、寄生MOS型トランジスタの形成がなくなるので、正常な特性のMOS型トランジスタが得られる。

分離ゲート四を敗化して分配ゲート回の絶縁原を形成し、さらに半導体限(3)を形成する。次に(c) 図に示す様に、MOS型トランジスタのゲート絶級限(7)、ゲート(8)を形成した後、ソース・ドレイン領域(5)、(4)と、MOS型トランジスタのゲート(8)及び分離MOSトランジスタのゲート回の一部にかかる様に、不純物をドーブし、各々リース・ドレイン領域を形成する。

なお、上記突施例では半羽体基板(1)上に形成した絶恐限(2)、半羽体口(3)から成るSOIデバイスの場合について述べたが、絶緑基板(1)上に半羽体厄を形成して成るSOS.TFT等であってもよい。

また、上記実施例では分はMOSトランジスタのゲートのを絶縁限(2)の中に埋め込んだ場合を示したが、第2図に示すように絶縁限(2)上に形成した後、半導体間を形成してもよい。

(発明の効果)

以上のように本発明によれば、半導体局下部に

(実施例)

以下、本発明の一実施例を図について説明する。 第1図(a)~(c)は本発明の一実施例であるSOIデバイスの製造工程を示す断面図、(d) 図は(c)図の上面図を示す。

図において、(1) は半導体基板、(2) は絶縁膜、(3) は半導体層、(4) はドレイン領域、(5) はリース領域、(6) はチャネル領域、(7) はゲート絶縁膜、(8) はゲート、 (0) は分離MOSトレンジスタのゲート、(1) は分離MOSトランジスタのチャネル領域、(2) は分 位MOSトランジスタで囲まれたMOS型トランジスタと分解すべき領域である。

次に製造工程について説明する。

初めに第1図(a)において、半導体 甚板(I)上に 絶線 膜(2)を形成し、分 隙 すべき M O S 型トランジスタの領域 CD を囲む様に 絶線 膜(2)の一部を除去後、分離 M O S トランジスタの分離ゲート 叫を 絶線 (2)の除去部を充分埋めるだけ形成する。 次に(b) 図に示す様に、分離ゲート 叫をエッチバックし、絶線 願(2)の除去部以外の面まで除去した後、

MOS型トランジスタを囲む嬰に形成した分配MOSファンジスタのゲートと、MOS型トランジスタのゲートと、MOS型トランシスタのガートと、MOS型MOSトランジスタをカットオフし、チャネル領域の上部まで空間まれるMOS型トランジスタの形成ンととのよく寄生MOSトランジスタの形成がなるのにない、正常な特性のMOS型トランジスタが得られるという効果がある。

4. 図面の簡単な説明

第1図(a)~(d)は本発明の一実施例であるSOIデバイスの形成工程の断面図及び上面図、第2図は本発明の他の突施例を示すSOIデバイスの断面図、第3図(a)~(d)は従来のSOIデバイスの形成工程の断面図及び上面図である。

図において、(1) は半導体基板、(2) は絶緑顔、(3) は半導体形、(4) はドレイン領域、(5) はリース領域、 (6) はチャネル領域、(7) はゲート絶殺膜、(8) はゲー

特閒平4-199574(3)

ト、 cm は分庭MOSトランジスタのゲート、 cm は 分庭MOSトランジスタのチャネル領域、 cm2 は分 碇外領域を示す。

なお、図中、同一符号は同一、又は相当部分を示す。

代理人 大岩增雄

